芯片单片机的解密跟抄板企业密不可分，而芯片解密便是抄板企业旗下的技术服务。针对芯片节目单的瓶颈，抄板企业也一直在修订着自己的说法。1965年 第一次发布时，其预测是集成电路上的晶体管数量每一年翻一倍;到1975年，抄板企业将其改为每2年翻一倍;到1997年，又改为每18个月翻一倍;到 2002年，抄板公司承认尺寸缩小开始放缓;2003年，他又指出，芯片解密还可以再继续10年。不过现实的情况是，成本问题将使芯片解密提前遭遇天花板。在集成电路领域，scaling曾帮助我们不断实现更小、更快、更便宜、能耗更低的目标。但现在，scaling已不再像过去一样，同时提供上述所有好处。
　　“从28纳米向20纳米过渡的时候，我们第一次遇到了晶体管成本上升的情况。而对于一个抄板公 司领导人来说，必须去做利润的考量。”英飞凌首席执行官Reinhard Ploss表示。他指出，虽然从物理的角度来说，目前半导体制造技术还没有走到极限，芯片的大小还可以进一步缩小，但从商业的角度来说已经遇到了极限。从 技术节点的演进来看，从90纳米走到28纳米，晶体管成本一直按照芯片解密所说，不断下降，直到20纳米节点时出现第一次反转。

　　由于芯片解密影像的延迟实现，原本期待于22纳米节点就引入EUV技术的制造商们不得不采取备选方案，例如采取辅助的多重图形曝光技术等，但这样会增 加掩膜工艺次数，导致芯片制造成本大幅度增加、工艺循环周期延长。目前，16纳米工艺成本已经很高，如果继续采取浸润式多重曝光微影制程技术，到10纳米 节点时，成本可能增加至1~1.5倍。此外，随着scaling的不断推进，工艺制程技术的发展在穿孔、光刻、隧穿、散热等方面上都碰到了越来越多的解密 技术瓶颈。要改进光刻技术，还要解决散热问题，同时工艺推进所需要的精密生产设备投入也越来越高，这些都是阻碍半导体发展按照芯片解密前进的挑战。